《基于改进Wallace树的Posit乘法单元优化》（一）

原文
文章通过增加特定的计数器、重新设计部分积求和阶段计数器布局
以及改进最终求和阶段使用的加法器，提出一种名为3L-Wallace树的改进Wallace树算法，有效减少了部分积求和的阶段数，
从而降低了硬件资源消耗和整体延迟，然后基于3L-Wallace树对Posit乘法单元进行了优化。此外，文章还引入了模块化设计
方法，将大位数乘法器划分为更易于实现的小模块，简化了设计过程并减轻了实现难度。同时，设计了一种动态选择算法，
根据运行时尾数位宽动态选择合适位宽的乘法器，以避免硬件资源浪费。

<blockquote>
原文
已经证明n 位的浮点加法器、乘法器可以安全地被m位Posit 加法器、乘法器取代（m