FPGA驱动adc128s052的几个问题

FPGA驱动adc128s052的若干细节问题

usbblaster最好是直接与电脑USB口连接, 使用拓展坞会出现奇怪驱动问题.
adc数据手册说明

附上adc128s052时序手册

ADC芯片cs引脚持续拉低,则每次采完16bit后继续新的16bit
注意 : adc128s052数据手册信号针对于芯片本身,而非外部接口,即adc芯片DIN芯片引脚需要外接控制板输出引脚, DOUT引脚接控制板din引脚,adc芯片时序也仅针对芯片工作本身!!!
设计原理图

由于之前遗留问题, 故特设计次板用于adc验证, 图中可知, IN0与IN7均为地电平, 因此通道数据为16'h0000

ADC采集数据通道数据通道不对齐

signaltap 波形抓取图像

此为通道数据与通道不对齐情况

依据测试板设计结构, 通道0与通道7接gnd, 因此adc采取数据为零. 但是在代码编写过程中, adc采集数据与通道数据发生不一致
代码分析

原设计代码如下
[code]assign done                =         (cnt == CNT_MAX) ? 1'b1 : 1'b0;// done为第16个上升沿时钟always@(posedge clk or negedge rst_n) begin        if(!rst_n) begin                data